Logo for HR Buddys

FPGA-Entwickler (Schwerpunkt Digitale Signalverarbeitung) m/w/d

Role overview

Qualifications

  • Bachelor's degree or equivalent qualification in a STEM field
  • At least 5 years of professional experience in FPGA design
  • Proven expertise in digital signal processing (IIR/FIR filters, FFT, resampling algorithms)
  • Proficient in HDL design in VHDL

Responsibilities

  • HDL design and implementation
  • Design and implementation of digital signal processing algorithms
  • Design and implementation of high-speed I/O interfaces
  • Design and implementation of test benches for simulation, testing, and verification

Key facts

Hard skills

Other skills

  • Problem Solving
  • Teamwork
  • Communication

About the company

HR Buddys logo

HR Buddys

Human Resources Services

Mache HR zu Deinem Wettbewerbsvorteil Wir erstellen für Euch von Tag 1 optimale HR Prozesse, damit Ihr Euch als Start-up, wie ein etabliertes Unternehmen präsentieren könnt. So besteht Ihr im War for Talents und werdet von Beginn an als hoch professionelles Unternehmen wahrgenommen. Eure Employer Brand wird von Tag 1 gebildet und schafft am Markt Vertrauen. Durch unsere Erfahrung spart Ihr Zeit, Kosten und vermeidet teure Pitfalls.

Company details

Company typeStartup
IndustryHuman Resources Services
Company size11 - 50

Your match analysis

See how your profile stacks up against this role.

We compared the job requirements to your profile to show where you're strong and where you fall short.

Job description

Unser Auftraggeber ist ein finanziell bestens aufgestelltes Technologie-Start-up. Von herausragenden Köpfen der Branche gegründet, soll Premium-Hardware für Power Quality, Energiemonitoring und Residual-Current-Monitoring für Rechenzentren, Schaltanlagenbau, Industriebetriebe, Erzeugungsanlagen und Netzbetreiber entwickelt werden, um das Unternehmen innerhalb der kommenden 36 Monate als einen global relevanten Player im Marktsegment Power Quality und Monitoring-Messtechnik zu etablieren. Das Produktportfolio umfasst neben der Hardware eine ergänzende digitale Auswerteplattform und liefert Anwendern somit eine durchgängige Sicht auf Netzqualität und Energiekennzahlen. Die Hardware- und Software Architektur ist definiert, das erste Lastenheft ist freigegeben, die Realisierung gestartet, erste Entwickler sind an Bord und Pilotkunden identifiziert. Wir suchen nun den initialen FPGA-Entwickler, der die messtechnische Signalkette der Geräte umsetzt.

Aufgaben

HDL-Design und Implementierung

  • Implementierung von HDL-Designs in VHDL (Verilog ist für Testbenches zulässig).
  • Entwurf und Umsetzung sauber strukturierter, wiederverwendbarer und gut dokumentierter RTL-Module für die Messsignalkette.
  • Timing-Analyse und Design-Optimierung bis zum Timing Closure.

Digitale Signalverarbeitung

  • Entwurf und Implementierung digitaler Signalverarbeitungsalgorithmen, insbesondere:

  • IIR-/FIR-Filter

  • Dezimation und Resampling

  • Frequenzbereichsanalyse (FFT)

  • Umsetzung der DSP-Kette mit Blick auf Genauigkeit, numerische Stabilität und Ressourceneffizienz auf dem FPGA.

Schnittstellen und I/O

  • Entwurf und Implementierung von High-Speed-I/O-Schnittstellen zu ADCs, Prozessorsystemen, Echtzeit-Feldbussen und weiteren Geräten.
  • Mitwirkung an der Konzeption der I/O- und SoC-Integration für die erste Entwicklungsphase, gemeinsam mit dem Chief Architect.

Verifikation und Dokumentation

  • Entwurf und Implementierung von Testbenches für Simulation, Test und Verifikation.
  • Dokumentation der Designs und Verifikationsergebnisse für zuverlässige Schnittstellen und die Konformität mit den Spezifikationen.Sicherstellung der Nachvollziehbarkeit zwischen Anforderung, Implementierung und Testnachweis.

Qualifikation

Anforderungsprofil – Must Have

  • Bachelor-Abschluss oder gleichwertige Qualifikation in einem MINT-Fach.
  • Mindestens 5 Jahre Berufserfahrung im FPGA-Design.
  • Nachweisbare Expertise in der digitalen Signalverarbeitung (IIR-/FIR-Filter, FFT, Resampling-Algorithmen).
  • Sicherer Umgang mit HDL-Design in VHDL.
  • Fundiertes Verständnis von Timing-Constraints und Optimierungstechniken für Timing Closure.
  • Erfahrung mit Simulationswerkzeugen wie ModelSim sowie mit etablierten Verifikationstechniken.
  • Sicherer Umgang mit AMD Vivado.
  • Verhandlungssicheres Englisch (C1+) ODER verhandlungssicheres Deutsch (C1+) mit Englisch auf B2-Niveau.

Anforderungsprofil – Nice to Have

  • Erfahrung mit Echtzeit-Feldbussen (EtherCAT, PROFINET).
  • Erfahrung mit integrierten SoCs (AXI/Avalon, EMIO usw.).
  • Erfahrung mit Soft-Prozessoren (MicroBlaze, Nios, Embedded C).
  • Kenntnisse der Regelungstechnik.
  • Erfahrung mit High-Speed-Techniken für serielle und parallele I/O.

Persönlichkeit und Arbeitsstil

  • Fähigkeit und Bereitschaft unter Start-up Bedingungen pragmatisch und strukturiert, gleichzeitig technisch tief und qualitätsbewusst
  • Hohe technische Sorgfalt. Du arbeitest präzise, weil in der Messtechnik jedes Bit zählt.
  • Eigenständigkeit und Unternehmertum. Du wartest nicht auf detaillierte Briefings, sondern treibst dein Design eigenverantwortlich voran.
  • Verifikations-Mentalität. Du betrachtest ein Design erst dann als fertig, wenn es nachweisbar korrekt ist.
  • Faktenbasiert und datennah, ohne Buzzword-Bingo. Wir arbeiten quantitativ und mit klaren Bezugsbedingungen.
  • Liefer-Mentalität. Du denkst in Outputs und Outcomes, nicht in Meetings und Folien.

Benefits

Angebot

  • Gestaltungsspielraum von Tag eins: Du baust die FPGA-Entwicklungsfunktion im Unternehmen maßgeblich auf und prägst die Designkultur.
  • Direkter Zugang zum Chief Architect und zur Gründerebene. Kurze Wege, klare Entscheidungslogik, keine politische Reibung.
  • Technisch anspruchsvolle Aufgabe: Class-A-Power-Quality-Messtechnik an der Grenze des technisch Machbaren.
  • Marktfenster: Rechenzentren, Energiewende und EU-Regulatorik schaffen erheblichen Rückenwind im Power-Quality-Segment.
  • Attraktives Vergütungspaket mit fixer Festvergütung und variablen Komponenten.
  • Perspektive: Mit dem Wachstum der Funktion ist der Ausbau zu einem FPGA-/DSP-Team ausdrücklich vorgesehen, inkl. Aspekten der I/O- und Feldbus-Entwicklung.

Als exklusiv beauftragte Recruiting-Agentur, steht Ihnen unser Geschäftsführer Matthias Busold für einen ersten Austausch unter 0171-7641268 gerne zur Verfügung.

Apply once. Then go straight to the hiring manager.

After you apply, unlock the direct contact details of the people who actually make the call. A quick follow-up makes you 5x more likely to land an interview.

MR

Marcus Rivera

Chief Revenue Officer

m.rivera@company.com
linkedin.com/in/marcusrivera
Unlocked after you apply
·

FPGA Engineer Related jobs

Premium

Reach out to the hiring manager directly.

Gain access to the contact details of the hiring managers who actually decide, and reach out to network with them directly. That, plus more when you upgrade:

  • Full match report with fit score and gaps
  • Career diagnostics on how recruiters read you
  • Curated company matches and warm intros
  • 48h early access to new roles

Cancel anytime.